This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT APPLICATION

HE UNITED STATES PATENT AND TRADEMARK OFFICE

plication of

Takeshi KIJIMA et al.

Application No.: 10/722,422

Filed: November 28, 2003

Docket No.: 117897

For:

METHOD OF MANUFACTURING CERAMIC FILM, METHOD OF MANUFACTURING FERROELECTRIC CAPACITOR, CERAMIC FILM, FERROELECTRIC CAPACITOR, AND SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2002-371522 filed December 24, 2002

In support of this claim, a certified copy of said original foreign application:

is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

James A. Oliff

Registration No. 27,075

Thomas J. Pardini

Registration No. 30,411

JAO:TJP/tbh

Date: June 28, 2004

OLIFF & BERRIDGE, PLC P.O. Box 19928 Alexandria, Virginia 22320 Telephone: (703) 836-6400

DEPOSIT ACCOUNT USE **AUTHORIZATION** Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年12月24日

出 願 番 号 Application Number:

特願2002-371522

[ST. 10/C]:

[JP2002-371522]

出 願 人
Applicant(s):

セイコーエプソン株式会社



2003年12月 1日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

EP-0410501

【提出日】

平成14年12月24日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

名取 栄治

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

木島 健

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】 100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】

03-5397-0891

【手数料の表示】

【予納台帳番号】 039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置

【特許請求の範囲】

【請求項1】 複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中で熱処理することにより結晶化させることを含む、セラミックス膜の製造方法。

【請求項2】 複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて熱処理することにより結晶化させることを含む、セラミックス膜の製造方法。

【請求項3】 請求項2において、

前記熱処理は、体積比10%以下の酸素を含む雰囲気中で行われる、セラミックス膜の製造方法。

【請求項4】 請求項1~3のいずれかにおいて、

前記熱処理は、少なくとも昇温前に2気圧以上に加圧することを含む、セラミックス膜の製造方法。

【請求項5】 請求項1~3のいずれかにおいて、

前記複合酸化物は、構成元素にPbを含み、

前記熱処理は、昇温過程において少なくとも100℃以下で2気圧以上に加圧 した後に、さらに昇温を行うことを含む、セラミックス膜の製造方法。

【請求項6】 請求項1~5のいずれかにおいて、

前記熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記熱処理 の降温過程を前記加圧状態に対して減圧状態で行うことを含む、セラミックス膜 の製造方法。

【請求項7】 請求項1~6のいずれかにおいて、

前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むM O D 原料との混合物である、セラミックス膜の製造方法。

【請求項8】 請求項1~7のいずれかにおいて、

前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を 有する常誘電体材料が混在する、セラミックス膜の製造方法。

【請求項9】 請求項8において、

前記常誘電体材料は、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物からなる、セラミックス膜の製造方法。

【請求項10】 請求項1~9のいずれかに記載された製造方法により形成される、セラミックス膜。

【請求項11】 請求項10に記載されたセラミックス膜をゲート絶縁膜として有する、半導体装置。

【請求項12】 基体上に下部電極を形成し、

複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中および100℃/分以下の昇温速度の条件で熱処理することにより、前記下部電極の上に前記複合酸化物を構成する第1金属と該下部電極を構成する第2金属との化合物からなる下部合金膜を形成するとともに、該下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、

前記セラミックス膜の上に上部電極を形成することを含む、強誘電体キャパシ タの製造方法。

【請求項13】 請求項12において、

前記熱処理は、少なくとも昇温前に2気圧以上に加圧することを含む、強誘電体キャパシタの製造方法。

【請求項14】 請求項12において、

前記複合酸化物は、構成元素にPbを含み、

前記熱処理は、昇温過程において少なくとも100℃以下で2気圧以上に加圧 した後に、さらに昇温を行うことを含む、強誘電体キャパシタの製造方法。

【請求項15】 請求項12~14のいずれかにおいて、

前記熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記熱処理 の降温過程を前記加圧状態に対して減圧状態で行うことを含む、強誘電体キャパ シタの製造方法。 【請求項16】 請求項12~15のいずれかにおいて、

前記セラミックス膜の上に前記上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第3金属の酸化膜を形成し、該酸化膜を、2気圧以上に加圧された状態で熱処理することにより、前記第1金属と前記第3金属との化合物からなる上部合金膜を形成することを含み、

前記上部電極は、前記上部合金膜の上に形成される、強誘電体キャパシタの製造方法。

【請求項17】 基体上に下部電極を形成し、

前記下部電極の上に複合酸化物を構成する第1金属の酸化膜を形成し、

前記酸化膜を、2気圧以上に加圧された状態で第1熱処理することにより、前記第1金属と前記下部電極を構成する第2金属との化合物からなる下部合金膜を 形成し、

複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて第2熱処理することにより、前記下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、

前記セラミックス膜の上に上部電極を形成することを含む、強誘電体キャパシ タの製造方法。

【請求項18】 請求項17において、

前記第2熱処理は、体積比10%以下の酸素を含む雰囲気中で行われる、強誘 電体キャパシタの製造方法。

【請求項19】 請求項17または18において、

前記熱処理は、少なくとも昇温前に2気圧以上に加圧することを含む、強誘電 体キャパシタの製造方法。

【請求項20】 請求項17または18において、

前記複合酸化物は、構成元素にPbを含み、

前記熱処理は、昇温過程において少なくとも100℃以下で2気圧以上に加圧 した後に、さらに昇温を行うことを含む、強誘電体キャパシタの製造方法。

【請求項21】 請求項17~20のいずれかにおいて、

前記第2熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、前記第

2 熱処理の降温過程を前記加圧状態に対して減圧状態で行うことを含む、強誘電体キャパシタの製造方法。

【請求項22】 請求項17~21のいずれかにおいて、

前記セラミックス膜の上に上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第3金属の酸化膜を形成し、該酸化膜を、2気圧以上に加圧された状態で第3熱処理することにより、前記第1金属と前記第3金属との化合物からなる上部合金膜を形成することを含み、

前記上部電極は、前記上部合金膜の上に形成される、強誘電体キャパシタの製造方法。

【請求項23】 請求項12~22のいずれかにおいて、

前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むM OD原料との混合物である、強誘電体キャパシタの製造方法。

【請求項24】 請求項12~23のいずれかにおいて、

前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒作用を 有する常誘電体材料が混在する、強誘電体キャパシタの製造方法。

【請求項25】 請求項24において、

前記常誘電体材料は、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物からなる、強誘電体キャパシタの製造方法

【請求項26】 基体上に少なくとも、下部電極、セラミックス膜、および 上部電極を形成し、

少なくとも前記上部電極を形成した後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、強誘電体キャパシタの製造 方法。

【請求項27】 基体上に少なくとも、下部電極、セラミックス膜、および 上部電極を形成し、

少なくとも前記セラミックス膜を所与の形状にエッチングした後に、2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む、

強誘電体キャパシタの製造方法。

【請求項28】 請求項26または27において、

前記強誘電体特性を回復するための熱処理は、ラピッド・サーマル・アニール 法を用いて行われる、強誘電体キャパシタの製造方法。

【請求項2'9】 請求項12~28のいずれかに記載された製造方法により 形成される、強誘電体キャパシタ。

【請求項30】 請求項29に記載された強誘電体キャパシタを含む、半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置に関する。

[0002]

【背景技術】

現在、半導体装置(例えば、強誘電体メモリ(FeRAM))に適用される強誘電体膜として、ペロブスカイト構造を有する強誘電体膜(例えば、PbZrTiO系)や層状ペロブスカイト構造を有する強誘電体膜(例えば、BiLaTiO系、BiTiO系、SrBiTaO系)が提案されている。

[0003]

これらの強誘電体膜の材料に含まれるPbやBiは、蒸気圧が高く、低温で揮発しやすい。そして、強誘電体膜の結晶化過程においては、高温下での熱処理を行うため、PbやBiなどは、強誘電体の結晶化に必要な雰囲気中の酸素と結合して飛散してしまい、結晶化された強誘電体膜の特性に望ましくない影響を与える。

$[0\ 0\ 0\ 4]$

また、結晶化された強誘電体膜の格子定数は、電極材料として用いられる金属膜の格子定数と必ずしも合致しないため、MIM (Metal-Insulator-Metal) 構造の強誘電体キャパシタに適用した場合に格子不整合による歪みが生じ、特性が

劣化しやすい。このような格子不整合を解消するため、強誘電体膜と電極との間 に合金膜を形成したキャパシタ構造が提案されている(特許文献 1 参照。)。

[0005]

【特許文献1】

国際公開第00/17929号パンフレット

[0006]

【発明が解決しようとする課題】

本発明の目的は、良好な特性を有するセラミックス膜の製造方法、およびこの製造方法により得られるセラミックス膜を提供することにある。

[0007]

また、本発明の他の目的は、セラミックス膜と電極との間の界面を改善し、疲労特性を向上させることができる強誘電体キャパシタの製造方法、およびこの製造方法により得られる強誘電体キャパシタを提供することにある。

[0008]

また、本発明の他の目的は、本発明のセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供することにある。

[0009]

【課題を解決するための手段】

- 1. セラミックス膜の製造方法
- (A) 本発明の第1のセラミックス膜の製造方法は、

複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中で熱処理することにより結晶化させることを含む。

[0010]

本発明によれば、2気圧以上の加圧状態によって、原材料体に含まれる金属材料 (例えば、Pb、Biなど)の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において10%以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。

[0011]

(B) 本発明の第2のセラミックス膜の製造方法は、

複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて熱処理することにより結晶化させることを含む。

[0012]

本発明によっても、2気圧以上の加圧状態によって、高温の熱処理に伴う原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えることができる。

[0013]

また、強誘電体膜は、結晶化における熱処理において低速で昇温を行うと、初期結晶核が様々な角度で発生するために、結晶面がランダムに配向しやすい。そこで、本発明では、数十℃/秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて熱処理を行うことで、結晶の配向性が高いセラミックス膜を得ることができる。

$[0\ 0\ 1\ 4\]$

また、本発明の第2のセラミックス膜の製造方法においても、熱処理を、体積 比10%以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材料 と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得ること ができる。

[0015]

- 2. 強誘電体キャパシタの製造方法
- (A) 本発明の第1の強誘電体キャパシタの製造方法は、

基体上に下部電極を形成し、

複合酸化物を含む原材料体を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中および100℃/分以下の昇温速度の条件で熱処理することにより、前記下部電極の上に前記複合酸化物を構成する第1金属と該下部電極を構成する第2金属との化合物からなる下部合金膜を形成するとともに、該下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、

前記セラミックス膜の上に上部電極を形成することを含む。

[0016]

本発明において、第1金属とは、強誘電体となる複合酸化物に含まれる金属であって、ペロブスカイト構造を有する強誘電体膜の場合、例えば、Pb、Zr、Tiなどが挙げられ、層状ペロブスカイト構造を有する強誘電体膜の場合、例えば、Bi、La、Ti、Sr、Taなどが挙げられるが、これらに限定されない。

[0017]

また、本発明において、第2金属とは、強誘電体キャパシタの電極材料として 用いられる公知の物質の中から選択され、例えば、Pt、Ir、Al、Au、Ag、Ru、Sr や、これらを構成元素に含む導電性酸化物あるいは導電性窒化物 などが挙げられるが、これらに限定されない。

[0018]

本発明によれば、2気圧以上の加圧状態によって、原材料体に含まれる金属材料 (例えば、Pb、Biなど)の蒸気発生を抑えるとともに、雰囲気中に含まれる酸素を体積比において10%以下とすることで、これらの金属材料と酸素との結合を抑制することができ、良好な結晶状態のセラミックス膜を得ることができる。

[0019]

さらに、本発明では、熱処理における昇温速度を100℃/分以下とすることにより、熱処理の昇温過程の比較的低い温度領域で下部電極とセラミックス膜との双方と格子整合しやすい下部合金膜を生成しつつ、セラミックス膜の結晶化が行われる。これにより、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなるため、歪みの少ない良好な結晶状態のセラミックス膜が得られる。

[0020]

従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。

[0021]

(B) 本発明の第2の強誘電体キャパシタの製造方法は、

基体上に下部電極を形成し、

前記下部電極の上に複合酸化物を構成する第1金属の酸化膜を形成し、

前記酸化膜を、2気圧以上に加圧された状態で第1熱処理することにより、前 記第1金属と前記下部電極を構成する第2金属との化合物からなる下部合金膜を 形成し、

複合酸化物を含む原材料体を、2気圧以上に加圧された状態でラピッド・サーマル・アニール法を用いて第2熱処理することにより、前記下部合金膜の上に前記原材料体が結晶化されたセラミックス膜を形成し、

前記セラミックス膜の上に上部電極を形成することを含む。

[0022]

本発明において、第1金属および第2金属は、上記第1の強誘電体キャパシタの製造方法の場合と同義である。

[0023]

本発明によれば、下部電極の上に複合酸化物を構成する第1金属の酸化膜を形成し、これを第1熱処理によって下部電極を構成する第2金属との化合物からなる下部合金膜を生成する。この下部合金膜は、下部電極とセラミックス膜との双方と格子整合しやすいので、下部電極とセラミックス膜との格子不整合による格子歪みが緩和され、各層間の界面が良好なものとなり、歪みの少ない良好な結晶状態のセラミックス膜が得られる。

[0024]

さらに、本発明では、複合酸化物を含む原材料体に対して2気圧以上に加圧された状態で数十 $\mathbb{C}/$ 秒以上の急速加熱を行うラピッド・サーマル・アニール法を用いて第2熱処理を行うことで、原材料体に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えるとともに、所望の結晶面に配向した結晶状態の良好なセラミックス膜を得ることができる。

[0025]

従って、本発明の製造方法によれば、各層間の界面およびセラミックス膜の結晶状態が良好であるため、強誘電体キャパシタの分極特性および疲労特性を向上させることができる。

[0026]

また、本発明の第2の強誘電体キャパシタの製造方法では、第2熱処理を、体 積比10%以下の酸素を含む雰囲気中で行うことで、原材料体に含まれる金属材 料と酸素との結合を抑制して、さらに良好な結晶状態のセラミックス膜を得るこ とができ、強誘電体キャパシタの特性を向上させることができる。

[0027]

さらに、本発明の第1、第2の強誘電体キャパシタの製造方法では、前記セラミックス膜の上に前記上部電極を形成する前に、前記セラミックス膜の上に前記上部電極を構成する第3金属の酸化膜を形成し、該酸化膜を、2気圧以上に加圧された状態で熱処理することにより、前記第1金属と前記第3金属との化合物からなる上部合金膜を形成することを含み、前記上部電極を、前記上部合金膜の上に形成することができる。

[0028]

かかる態様によれば、セラミックス膜と上部電極との間の界面においても上部合金膜によって各層間の格子歪みが緩和されるため、良好な特性の強誘電体キャパシタを得ることができる。さらに、この上部合金膜を生成するための熱処理は、2気圧以上に加圧された状態で行われるため、セラミックス膜の表面からの複合酸化物に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を抑えることができる。

[0029]

(C) 本発明の第3の強誘電体キャパシタの製造方法は、

基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、 少なくとも前記上部電極を形成した後に、2気圧以上に加圧された状態で強誘 電体特性を回復するための熱処理を行うことを含む。

[0030]

本発明の第3の強誘電体キャパシタの製造方法では、基体上に強誘電体キャパシタ構造を作製してから、ポストアニールとして2気圧以上に加圧された状態で熱処理を行うことでセラミックス膜と上部電極および下部電極との界面状態が改善され、強誘電体特性の回復を図ることができる。なお、かかる製造方法におい

て、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。

[0031]

(D) 本発明の第4の強誘電体キャパシタの製造方法は、

基体上に少なくとも、下部電極、セラミックス膜、および上部電極を形成し、 少なくとも前記セラミックス膜を所与の形状にエッチングした後に、2気圧以 上に加圧された状態で強誘電体特性を回復するための熱処理を行うことを含む。

[0032]

本発明の第4の強誘電体キャパシタの製造方法では、少なくともセラミックス膜がエッチングされた後にポストアニールとして2気圧以上に加圧された状態で熱処理を行うことで、エッチング工程でのプロセスダメージを回復させることができる。なお、かかる製造方法において、熱処理は、ラピッド・サーマル・アニール法を用いて行うことができる。

[0033]

なお、本発明のセラミックス膜の製造方法および強誘電体キャパシタの製造方法は、少なくとも以下の態様を取り得る。

[0034]

(a) 前記原材料体を結晶化させるための熱処理では、少なくとも昇温前に2 気圧以上に加圧することができる。

[0035]

かかる態様によれば、結晶化過程における雰囲気中の圧力を昇温前に高めておくことで、熱処理の低温領域における複合酸化物に含まれる金属材料(例えば、Pb、Biなど)の蒸気発生を効果的に抑制することができる。

[0036]

(b) 前記複合酸化物は、構成元素にPbを含み、前記原材料体を結晶化させるための熱処理では、昇温過程において少なくとも100 \mathbb{C} 以下で2 気圧以上に加圧した後に、さらに昇温を行うことができる。

[0037]

かかる態様によれば、熱処理の昇温過程において100℃以下の低温領域で、 2気圧以上に加圧しておくことにより、その後の昇温によってPbが含まれる複 合酸化物の原材料体中から P b が雰囲気中の酸素と結合して蒸気が発生するのを 防止する効果をより確実なものとすることができる。

[0038]

(c)前記原材料体を結晶化させるための熱処理の昇温過程を大気圧に対して加圧状態で行うとともに、かかる熱処理の降温過程を前記加圧状態に対して減圧状態で行うことができる。

[0039]

かかる態様によれば、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着を防止することができる。

[0040]

(d)前記原材料体は、前記複合酸化物の加水分解物および重縮合物の少なくともいずれかを含むゾルゲル原料と、前記複合酸化物の構成元素を有機溶媒中に含むMOD原料との混合物とすることができる。

[0041]

強誘電体を構成する複合酸化物には、低温領域で蒸気が発生しやすい金属材料 (例えば、Pb、Biなど)が含まれるため、高温処理を伴う結晶化のためには これらの材料を過剰に添加している場合が多い。

[0042]

かかる態様によれば、複合酸化物の構成元素が加水分解ないしは重縮合によって結合しているゾルゲル原料と各構成元素が溶媒中で比較的自由に移動可能なMOD原料との混合物によって原材料体を構成することで、両原料が原材料体の結晶化過程において補完的に機能するため、原材料体中の過剰な添加物を低減することができ、良好な表面モフォロジーのセラミックス膜が生成できる。

[0043]

(e) 前記原材料体は、前記複合酸化物に加えて、該複合酸化物に対して触媒 作用を有する常誘電体材料が混在してもよい。

[0044]

かかる態様によれば、原材料体に強誘電体を構成する複合酸化物に加えて、常 誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化 物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させ ることができる。

[0045]

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。

[0046]

- 3. セラミックス膜、強誘電体キャパシタ、半導体装置
- (A) 本発明のセラミックス膜は、本発明のセラミックス膜の製造方法により 得られる。

[0047]

(B) 本発明の強誘電体キャパシタは、本発明の強誘電体キャパシタの製造方法により得られる。

[0048]

(C) 本発明の第1の半導体装置は、本発明のセラミックス膜をゲート絶縁膜 として有する。

[0049]

(D) 本発明の第2の半導体装置は、本発明の強誘電体キャパシタを含む。

 $[0\ 0\ 5\ 0]$

【発明の実施の形態】

以下、本発明に好適な実施の形態について、図面を参照しながら説明する。

[0051]

[第1の実施形態]

図1 (A) ~図1 (E) は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す断面図である。

[0052]

まず、図1(A)に示すように、基体10の上に下部電極20を形成する。下

部電極 20 は、例えば、P t、I r、A l、A u、A g、R u、S r 等の金属や、酸化物導電体(例えば、I r O x 等)や、窒化物導電体(例えば、I r N 等)などを材料としてスパッタ法を用いて形成することができる。また、下部電極 2 0 は、単層膜でもよいし、積層した多層膜でもよい。

[0053]

次に、図1 (B)に示すように、下部電極20の上に複合酸化物を含む原材料体30を形成する。原材料体30を形成する方法としては、塗布法、LSMCD法を挙げることができる。塗布法としては、例えば、スピンコート法、ディッピング法を挙げることができる。この原材料体30には、ゾルゲル原料とMOD原料とが含まれる。ゾルゲル原料は、MOD原料に比べて、結晶化温度が低く、結晶核の形成速度および結晶成長速度が速い原料が選択される。

[0054]

ゾルゲル原料は、具体的には次のようにして調整することができる。まず、炭素数が4以下よりなる金属アルコキシドを混合し、加水分解および重縮合を行う。この加水分解および重縮合によって、M-O-M-O…の強固な結合ができる。このとき得られるM-O-Mの結合は、セラミックスの結晶構造(ペロブスカイト構造)に近い構造を有する。ここで、Mは金属元素(例えば、Bi、Ti、La、Pbなど)であり、Oは酸素を示す。次に、加水分解および重縮合を行うことにより得られた生成物に溶媒を加え、原料を得る。こうして、ゾルゲル原料を調整することができる。

[0055]

MOD原料としては、例えば、セラミックス膜の構成元素同士が直接または間接的に連続して接続された多核金属錯体原料を挙げることができる。MOD原料は、具体的にはカルボン酸の金属塩を挙げることができる。カルボン酸としては、酢酸、2-エチルヘキサン酸などを挙げることができる。金属としては、例えば、Bi、Ti、La、Pbなどを挙げることができる。MOD原料においても、ブルゲル原料と同様に、M-Oの結合を有する。しかし、M-O結合は、重縮合を行って得られるブルゲル原料のように連続した結合にはなっておらず、また、結合構造もリニア構造に近くペロブスカイト構造とはかけ離れている。

[0056]

また、原材料体30において、ゾルゲル原料とMOD原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には複合酸化物に含まれる金属材料(例えば、Pb、Bi)を、前記化学量論的組成に対して多くとも5%過剰に含ませることができる。例えば、Pb、Biなどの金属材料は低温で酸素と結合して蒸気が発生するため、結晶化過程において不足を補うために、従来は10%~20%のPbやBiを過剰添加物として原材料体30に含ませていた。しかし、結晶化後において残留した過剰添加物は、セラミックス膜40の結晶間や結晶と電極との間に入り込み、結晶品質を低下させる原因ともなり得る。

[0057]

そこで、本実施の形態の製造方法においては、予め元素配置が結晶に近いゾルゲル原料と構成元素が自由に移動しやすいMOD原料とを混合することにより、両原料が結晶化の際に補完的に機能して、PbやBiなどの過剰添加物をできるだけ少なくすることができ、具体的には化学量論的組成に対して5%以下することができる。これにより、原材料体30の結晶化後に余ったPb、Biなどの過剰添加物が結晶と結晶との間や下部電極20と結晶との間に入り込んで、変質層が生成されるのを防止することができる。

[0058]

なお、原材料体30には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体30中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。

[0059]

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。かかる酸化物は、ABOXまたはBOXで表される常誘電体材料であって、AサイトはPb、<math>Bi、Hf、Zr、V、Wのいずれかの単元素または複合元素からなり、BサイトはSi、Geのいずれかの単元素または複合元素からなる

材料を採用することができる。具体的には、PbSiO系(Pb5Si3OX、Pb2Si1OX)、PbGeO系(Pb5Ge3OX、Pb2Ge1OX)、BiSiO系(Bi4Si3OX、Bi2Si1OX)、BiGeO系(Bi4Ge3OX、Bi2Si1OX)、ZrGeOX、HfGeOX、VgeOX、WGeOX、VSiOX、WSiOX等が挙げられる。なお、AサイトにZr、Hf、V、Wを用いた場合は、強誘電体の酸素欠損の抑制効果が有る。

[0060]

次に、必要に応じて、原材料体30を乾燥および仮焼成する。

$[0\ 0\ 6\ 1]$

次に、図1(C)および図1(D)に示すように、原材料体30を熱処理することにより、原材料体30を結晶化させてセラミックス膜40を形成する。一般に、ゾルゲル原料は、MOD原料に比べて、結晶化温度が低い。また、ゾルゲル原料は、MOD原料に比べて、結晶核の形成速度および結晶成長速度が速い。従って、これらの混合物である原材料体30の結晶化過程では、ゾルゲル原料の結晶化がMOD原料の結晶化より先行して進むことにより、ゾルゲル原料により形成される結晶核の間隙にMOD原料が残ることになる。すると、ゾルゲル原料の結晶核の間隙においてMOD原料は独立に結晶化が進行し、間隙が埋められていく。また、ゾルゲル原料とMOD原料とでは、結晶の配向しやすい方向が異なる。従って、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、形成されるセラミックス膜40においては、表面モフォロジーが良好なものとなる。

[0062]

また、本実施の形態の製造方法では、この熱処理の昇温過程において100℃以下の低温領域において2気圧以上の加圧状態としている。これは、例えば、PbZrTiO系(以下、PZTという)の複合酸化物においてはPbが、比較的低温で酸素と結合して雰囲気中に飛散しやすいことが知られており(電気化学便覧第4版、128頁、丸善、1985年発行を参照)、かかる金属材料が雰囲気中に飛散するのを防止することを目的とするものである。なお、かかる熱処理において、昇温前に2気圧以上の加圧状態としてもよい。

[0063]

また、本実施の形態では、かかる熱処理を体積比10%以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。

[0064]

さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。

[0065]

なお、本実施の形態の手法は、Pbと同様に低温領域で酸素と結合して雰囲気中に飛散しやすいBiを含んでいる例えば、BiLaTiO系(以下、BLTという)、BiTiO系(以下、BITという)、およびSrBiTaO系(以下、SBTという)の複合酸化物の結晶化においても有効である。

[0066]

さらに、上記熱処理では、昇温過程において、下部電極20とセラミックス膜40との間に下部合金膜24を形成することができる。この下部合金膜24は、下部電極20を構成する金属元素と原材料体30に含まれる金属元素の合金により構成される。このとき、原材料体30に複合酸化物の化学量論的組成に対して過剰に含まれるPbやBiなどの金属材料の添加物が、下部合金膜24の材料となる。

[0067]

ここで、例えば、PZTにおいては、Ptを下部電極20の材料として選択した場合、下部電極20の格子定数(a,b,c:3.96)とセラミックス膜40の格子定数(a,b:4.04、c:4.14)とが一致しないため、界面において格子不整合による歪みが発生する。この歪みは、強誘電体キャパシタの疲労特性などに影響を及ぼすため、できるだけ低減されることが望ましい。PZTのセラミックス膜40に対

して格子定数が近い物質としてはPbPta(a,b,c:4.05)が挙げられる。PbとPtからなる合金化合物としては、PbPtaの他に、PbPt(a,b:4.24、c:5.48)、Pb2Pt(a,b:6.934、c:5.764)、Pb4Pt(a,b:6.64、c:5.97)が考えられるが、PbPtaの格子定数(a,b,c:4.05)は、PZTのセラミックス膜40の格子定数(a,b:4.04、c:4.14)とのミスマッチが少ないため、下部合金膜24として好適である。このように考えると、下部合金膜24に好適なPbは価数が高いことが必要であり、価数の高いPbの酸化物PbO2やPbaO4は、原材料体30の結晶化温度に対して低温領域で蒸気となりやすい。すなわち、下部合金膜24の生成プロセスは、価数の高い金属材料を有効に使うために、低温領域で行う必要がある。

[0068]

そこで、本実施の形態の熱処理では、100 C/分以下の低い昇温速度で昇温を行うことにより、約 $100 C \sim 200 C$ の低温領域で図1(C)に示すように、下部電極20と結晶化中の原材料体30との間に下部合金膜24が形成される。この下部合金膜24の存在によって、各層間の界面の格子不整合による歪みが緩和され、結晶化されたセラミックス膜40の表面モフォロジーの改善、および最終的に製造される強誘電体キャパシタの疲労特性の向上に寄与する。

[0069]

そして、かかる熱処理では、下部合金膜24の形成プロセスを経て、さらに昇温を行うことにより原材料体30を結晶化させて下部合金膜24の上にセラミックス膜40が形成される。

[0070]

このように、本実施の形態の強誘電体キャパシタの製造方法では、原材料体30の結晶化の熱処理がセラミックス膜40と下部電極20との界面の格子不整合を改善する下部合金膜24の形成プロセスを伴うことを特徴とする。

[0071]

そして最終的には、図1 (E) に示すように、セラミックス膜40の上に上部電極50を形成することにより強誘電体キャパシタを得る。この上部電極50の材料や形成方法は、下部電極20と同様のものを適用することができる。

[0072]

以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。さらに、かかる熱処理の昇温過程の低温領域で下部合金膜24を形成することができるため、この下部合金膜24によってセラミックス膜40の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。

[0073]

なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に 上部電極50までの各層を形成した後に、ポストアニールとして2気圧以上に加 圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これ により、セラミックス膜40と上部電極50および下部電極20との界面状態が 改善され、強誘電体特性の回復を図ることができる。

[0074]

さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に上部電極50までの各層を形成した後にエッチング等により強誘電体キャパシタをパターニングし、その後ポストアニールとして2気圧以上に加圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッチング工程でのプロセスダメージを回復させることができる。

[0075]

なお、これらのポストアニールは、FA(ファーネス)を用いてゆっくり加熱 を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行って もよい。

[0076]

なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。

[0077]

また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。

[0078]

以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。

[0079]

(実施例1)

本実施例では、Pt 電極が形成された所与の基体上に、Pb (Zr_{0.35}、Ti 0.65). O_3 をスピンコート法を用いて成膜して検討を行った。

[0080]

本実施例では、PZT(Zr/Ti=35/65)の化学量論的組成にそれぞれ調整されたゾルゲル溶液とMOD溶液との混合物にモル比で5%過剰となるようにPbを添加した原材料溶液を用いた。Pbの添加物は、Pt 電極とPZT膜との界面にPb Pt 3 を形成するために用いるものである。

[0081]

そして、これらの原料溶液を、スピンコーティング(3000 r p m、30 秒)して400 ℃で5 分間、原料溶液を仮焼成する工程を3 回繰り返して、P t 電極上に150 n mの原材料体を形成した。次に、図2 に示すように、FA(ファーネス)を用いて2 気圧に加圧され、かつ体積比1 %の酸素を含む雰囲気中で、650 ℃まで昇温を行い、30 分間の熱処理をして原材料体を結晶化させてペロブスカイト構造のP Z T 膜を得た。この昇温過程においては、約100 ℃~20 0 ℃の低温領域でP t 電極のP t と原材料体中のP b との合金であるP b P t 3 膜を形成するために、昇温レートを20 ℃/分とした。

[0082]

図3は、このとき得られたPZT膜の表面の顕微鏡写真である。これによると、平均粒径が約50nmの微細な結晶が均一的に分布し、表面モフォロジーが良好であることが分かる。これは、Pt電極とPZT膜との界面に形成されたPbPt3層によって界面の格子不整合が低減され、さらに加圧状態および低酸素状態の条件下で行う熱処理によってPZT膜の結晶化中におけるPbの脱離を防止

したことによるものと考えられる。

[0083]

また、かかるPZT膜についてラマン散乱スペクトルを測定した。さらに、本測定における従来技術との比較のために、図4に示すように、加圧を行わずに、大気中においてラピッド・サーマル・アニール法(以下、従来法1)による熱処理を行って結晶化されたPZT膜についてのラマン散乱スペクトルについても測定を行った。すると、図5(A)及び図5(B)に示すように、本実施例の製造方法に係るPZT膜と従来法1によるPZT膜とでは、500R/cm $^{-1}$ ~700R/cm $^{-1}$ 1におけるスペクトル形状に違いが見られる。これは、従来法1によるPZT膜では、異相が発生しているためである。図5(C)は、従来法1によるPZT膜では、異相が発生しているためである。図5(C)は、従来法1によるPZT膜の測定結果における500R/cm $^{-1}$ ~700R/cm $^{-1}$ 0スペクトル形状の拡大図である。従来法1によるPZT膜では、図5(C)に示すように、PZTの異相や変質層の発生を示すピークがあることが分かる。このような顕著な違いが見られる原因は、加圧及び低酸素状態での熱処理により、Pbの蒸気発生を抑えたことによるPZT結晶化過程での組成変動を低減した効果が大きいと考えられる。

[0084]

次に、本実施例では、結晶化されたPZT膜の上に上部電極としてPt電極を 形成し、その後2気圧に加圧した状態でポストアニールを行い、強誘電体キャパ シタを作製し、強誘電体特性の評価を行った。

[0085]

[0086]

次に、本実施例の製造方法で得られた強誘電体キャパシタと従来法1の製造方法で得られたPZT膜上に上部電極を形成した強誘電体キャパシタについて、疲

労特性についての検討を行った。図7(A)及び図7(B)は、これらの強誘電体キャパシタに対して、2V、66Hzの三角波パルスを10回与えた後に、1.5V、500kHzの方形波パルスを108回以上与えて分極反転を行った疲労試験前後のヒステリシス特性を示す図である。図7(A)は、本実施例の製造方法により得られたキャパシタについて示すものであり、図7(B)は、従来法1により得られたキャパシタについて示すものである。図7(A)によれば、本実施例により得られるキャパシタにおいては、試験前後においてヒステリシス形状の変化は見られない。これに対して、図7(B)によれば、従来法1により得られるキャパシタにおいては、試験後のヒステリシス形状において分極特性が低下しているのが分かる。これは、本実施例の製造方法がPZT膜の結晶化プロセスにおいてPbPt3合金膜の形成プロセスを伴うことにより、PZT膜の下部電極側界面において格子不整合による歪みが緩和されていることを示している。

[0087]

以上のように、本実施の形態の製造方法では、セラミックス膜の結晶化工程における加圧および低酸素状態での下部合金膜形成プロセスを伴う熱処理によって、セラミックス膜が良好な表面モフォロジーを有し、これを含む強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが確認された。

[0088]

(実施例2)

本実施例では、原料溶液をゾルゲル溶液とMOD溶液との混合物とした場合に加えて、比較例としてゾルゲル溶液単体、またはMOD溶液単体とした場合について、それぞれPt 電極上にスピンコート法を用いて形成したPZ T膜の特性についての検討を行った。各原料溶液は、PZ T(Zr/Ti=35/65)の化学量論的組成にそれぞれ調整されたものに、モル比で5%過剰となるようにPb を添加したものを用いた。結晶化のための熱処理は、それぞれの原料溶液が塗布された原材料体にFAを用いて2気圧に加圧され、かつ体積比1%の酸素を含む雰囲気中で、650℃まで昇温を行い、30分間の加熱を行った。

[0089]

図8(A)~図8(C)は、本実施例において得られたPZT膜の表面を観察

した顕微鏡写真である。図8(A)は、原料溶液としてMOD溶液のみを用いた PZT膜、図8(B)は、原料溶液としてゾルゲル溶液とMOD溶液との混合物 を用いたPZT膜、図8(C)は、原料溶液としてゾルゲル溶液のみを用いたP ZT膜の表面モフォロジーを示す。

[0090]

図8(A)~図8(C)に示す顕微鏡写真では、MOD溶液のみ、およびゾルゲル溶液のみの場合に比べて、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうが粒径が小さく、微細な結晶が均一に分布した表面モフォロジーとなることが分かる。

[0091]

また、本実施例では、ゾルゲル溶液とMOD溶液との混合物を原材料溶液とするPZT膜について、ゾルゲル溶液とMOD溶液との混合比をモル比において、2:1、1:1、1:2と変化させた場合に得られるPZT膜の特性を検討した。

[0092]

図9(A)~図9(E)は、このとき得られたPZT膜の表面を観察した顕微鏡写真である。なお、図9(A)および図9(E)には、本実施例のPZT膜の比較例として、上記において作製したブルゲル溶液のみを原料溶液としたPZT膜、およびMOD溶液のみを原料溶液としたPZT膜の顕微鏡写真についても示されている。

[0093]

図9(A)~図9(E)によれば、ゾルゲル溶液とMOD溶液との混合物により得られるPZT膜は、平均粒径が30nm~70nmと小さいのに対して、ゾルゲル溶液のみから得られるPZT膜では、平均粒径が100nm、MOD溶液のみから得られるPZT膜では、平均粒径が2μmと大きくなることが分かる。すなわち、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうが、ゾルゲル溶液のみ、あるいはMOD溶液のみの場合に比べて、微細な結晶が均一に分布した良好な表面モフォロジーを有する。これは、ゾルゲル溶液のみの場合、およびMOD溶液のみの場合は、初期結晶核の発生密度に違いがあるが、この初期結

晶核に従って結晶化が進行するため、結晶の粒径が大きくなっていくものと考えられる。しかし、ゾルゲル溶液とMOD溶液との混合物を使用すると、ゾルゲル溶液によって初期結晶核が高密度で形成され、その間隙を埋めるように、MOD溶液が結晶化していくため、結晶の粒径が微細になるものと考えられる。

[0094]

次に、上記PZT膜のそれぞれに上部電極を形成した強誘電体キャパシタについての電気的特性を調べた。図 $10(B)\sim$ 図10(D)は、本実施例により得られた強誘電体キャパシタのヒステリシス特性を示す図である。なお、図10(A)は、ゾルゲル溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。また、図10(E)は、MOD溶液のみを用いた場合の強誘電体キャパシタのヒステリシス特性を示す図である。

[0095]

図10(A)~図10(E)によれば、ゾルゲル溶液とMOD溶液との混合物を原料溶液とする強誘電体キャパシタにおいては、いずれの混合比においても、ゾルゲル溶液のみ、およびMOD溶液のみを原料溶液とする強誘電体キャパシタに比べて、2V以下の低電圧で飽和する角型性の良いヒステリシス形状が得られた。

[0096]

従って、本実施例によれば、原料溶液中のゾルゲル溶液とMOD溶液との混合 比は、モル比において1:2~2:1の範囲において、セラミックス膜の表面モ フォロジーを改善することができるとともに、角型性の良いヒステリシス形状を 有する強誘電体キャパシタを製造することができることが確認された。

[0097]

さらに、本実施例では、ゾルゲル溶液とMOD溶液の混合物(混合比1:1)から得られたPZT膜を有する強誘電体キャパシタについての温度特性を検証した。温度特性の測定は、25 \mathbb{C} \sim 100 \mathbb{C} の範囲でヒステリシス特性を測定し、その結果が図11 (A) \sim \mathbb{Z} $\mathbb{Z$

な温度特性を有することが分かった。

[0098]

図12は、これらの結果に基づき、縦軸を規格化した分極値 $Pr^2[(\mu C/cm^2)^2]$ 、横軸を温度 [C] としてプロットしたものである。図12によると、従来技術により作製されるPZT膜を有する強誘電体キャパシタでは、温度上昇につれて分極値が劣化していくのに対し、本実施例の手法により作製されるPZT膜を有する強誘電体キャパシタでは、温度変化に対してほぼ一定の分極値を示し、PZTのバルクと同様の良好な温度特性が得られた。

[0099]

(実施例3)

本実施例では、 $Pr(Zr, Ti)O_3$ の原料溶液中のZr/Ti比の依存性について検証した。具体的には、上記した実施例1、2では、Zr/Ti比を35/65とした原料溶液を用いたが、本実施例では、Zr/Ti比を20/80とした原料溶液を用い、MOD溶液のみを原料溶液とした場合、ゾルゲル溶液とMOD溶液との混合物(混合比1:1)を原料溶液とした場合について作製したPZT膜を有する強誘電体キャパシタの電気的特性の比較を行った。

[0.100]

図13(A)および図13(B)は、これらの強誘電体キャパシタのヒステリシス特性を示す図である。図13(A)および図13(B)によれば、Zr/Ti比を20/80とした場合においても、ゾルゲル溶液とMOD溶液との混合物を用いた場合のほうがMOD溶液のみを用いた場合に比べて、低電圧で飽和する角型性の良いヒステリシス形状となる。すなわち、本実施例によれば、ゾルゲル溶液とMOD溶液との混合物を原料溶液とする製造方法は、Zr/Ti比を変更しても有効であることが確認できる。

[0101]

(実施例4)

本実施例では、上記実施例1で説明した製造方法において、PZT膜を結晶化する際の熱処理の温度を580℃、425℃と低温化した場合の強誘電体キャパシタの電気的特性への影響を検証した。

[0102]

図14 (A) および図14 (B) は、580 \mathbb{C} および425 \mathbb{C} の熱処理で結晶化されたPZT膜を有する強誘電体キャパシタのヒステリシス特性を示す図である。図14 (A) および図14 (B) によれば、結晶化温度を低下させた場合でも十分に実用化レベルに達したヒステリシス特性を有する強誘電体キャパシタが得られることが分かった。

[0103]

[第2の実施形態]

図15は、本実施の形態に係る強誘電体キャパシタの製造工程を模式的に示す 断面図である。なお、第1の実施形態で説明した図1と実質的に同様の機能を有 する部材には、同一符号を付し、詳細な説明を省略する。

[0104]

本実施の形態に係る強誘電体キャパシタの製造方法では、セラミックス膜の上下界面に合金膜を形成する工程を別途設けて、強誘電体キャパシタの疲労特性を向上させるとともに、セラミックス膜の結晶化をラピッド・サーマル・アニール法を用いた熱処理によって行い、セラミックス膜の結晶配向性の向上を図った。

[0105]

本実施の形態の製造工程では、まず、図15(A)に示すように、基体10の上に下部電極20を形成し、続いて、下部電極20の上に、複合酸化物(例えば、PZT、BIT、BLT、SBTなど)を構成する金属材料(例えば、Pb、Biなど)の酸化物(例えば、PbO2、BiO2など)を含む酸化膜22を形成する。

$[0\ 1\ 0\ 6]$

次に、図15(B)に示すように、この酸化膜22を2気圧以上に加圧された 状態で熱処理を行い、下部電極20の金属材料(例えば、Pt、Irなど)と、 複合酸化物を構成する金属材料(例えば、Pb、Biなど)との化合物からなる 下部合金膜24を形成する。この下部合金膜24を形成するための熱処理は、複 合酸化物を構成する金属材料の雰囲気中への飛散を防止するために、後述するセ ラミックス膜40の結晶化のための熱処理に比べて低い温度で行われる。

[0107]

次に、図15(C)に示すように、下部合金膜24の上に原材料体30を形成する。この原材料体30にも、第1の実施形態の場合と同様に、ゾルゲル原料とMOD原料とを含むことができる。また、原材料体30において、ゾルゲル原料とMOD原料とは、それぞれ複合酸化物の化学量論的組成に調整され、かつこれらの混合物には前記化学量論的組成に対して5%以下の複合酸化物に含まれる金属材料(例えば、Pb、Bi)が過剰に含まれていることが望ましい。なお、本実施形態の製造方法では、原材料体30の形成前に下部合金膜24が形成されているため、複合酸化物に含まれる金属材料を原材料体30に過剰添加しなくてもよい。

[0108]

なお、原材料体30には、複合酸化物に加えて、該複合酸化物に対して触媒作用を有する常誘電体材料が混在してもよい。原材料体30中に強誘電体を構成する複合酸化物に加えて、常誘電体材料が混在することにより、複合酸化物の結晶化過程において、複合酸化物の一部の構成元素が常誘電体材料の構成元素と置換して結晶化温度を低下させることができる。

[0109]

このような常誘電体材料としては、例えば、構成元素中にSiまたはGeを含む酸化物、または構成元素中にSiおよびGeを含む酸化物を採用することができる。

[0110]

次に、図15(D)に示すように、原材料体30を結晶化するための熱処理を行い、上記複合酸化物からなるセラミックス膜40を形成する。この熱処理は、数十℃/秒の昇温速度で急速過熱を行うラピッド・サーマル・アニール法を用いて行われる。複合酸化物の結晶化過程においては、昇温速度を低速にすると、初期結晶核が様々な角度で形成され、セラミックス膜の結晶はランダムに配向しやすくなる。しかし、本実施形態のようにラピッド・サーマル・アニール法で急速加熱を行うと、配向性に優れた高品質な結晶膜を得ることができる。

[0111]

また、かかる結晶化のための熱処理では、昇温過程において100℃以下の低温領域において2気圧以上の加圧状態としている。これは、例えば、Pb、Biなどの比較的に低温で上記が発生しやすい金属材料が結晶化前に雰囲気中に飛散するのを防止するためである。なお、かかる熱処理において、昇温前に2気圧以上の加圧状態としてもよい。

[0112]

また、本実施の形態では、かかる熱処理を体積比10%以下の酸素を含む雰囲気中で行うことにより、金属材料が酸素と結びついて脱離することを防ぐことができるため、加圧による金属材料の飛散防止効果をさらに高めることができる。

[0113]

さらに、かかる熱処理では、昇温過程を上記したように大気圧に対して加圧状態で行うとともに、降温過程を前記加圧状態に対して減圧状態で行うことができる。これにより、昇温過程においては、加圧によって原材料体から金属材料が離脱することを防止し、降温過程においては、加圧状態から減圧していくことによって雰囲気中に含まれる余剰材料などの不純物のセラミックス膜への付着やセラミックス膜中における変質層の生成を防止することができる。

[0114]

なお、本実施形態においても、原材料体30に、ゾルゲル原料とMOD原料とを含む場合、両原料の結晶化過程では、互いに成長を遮断し合い、微細な結晶が成長する。その結果、結晶化されて形成されるセラミックス膜40においては、表面モフォロジーが良好なものとなる。

[0115]

次に、図15(E)に示すように、セラミックス膜40の上に、複合酸化物(例えば、PZT、BIT、BLT、SBTなど)を構成する金属材料(例えば、Pb、Biなど)の酸化物(例えば、PbO2、BiO2など)を含む酸化膜42を形成する。そして、酸化膜42の上にさらに上部電極50を形成する。なお、この酸化膜42は、セラミックス膜40と上部電極50との界面に合金膜を形成するために形成される。

[0116]

次に、図15(F)に示すように、これらの積層体に対して2気圧以上に加圧された状態で熱処理を行うことにより、酸化膜42に含まれる複合酸化物の金属材料(例えば、Pb、Biなど)と、上部電極50の金属材料(例えば、Pt、Irなど)との合金からなる上部合金膜44が形成される。この上部合金膜42も、上記した下部合金膜22と同様の役割を有し、セラミックス膜40と上部電極50との格子不整合による歪みを緩和し、これによりセラミックス膜40の表面モフォロジーの改善や強誘電体キャパシタの疲労特性の向上を図ることができる。

[0117]

以上に述べたように、本実施の形態に係る強誘電体キャパシタの製造方法によれば、加圧および低酸素状態での熱処理により複合酸化物材料の雰囲気中への脱離を防止することができる。また、結晶化における熱処理をラピッド・サーマル・アニール法で行うため、急速加熱により、結晶の配向性に優れた高品質なセラミックス膜を有する強誘電体キャパシタを得ることができる。さらに、かかる下部合金膜24および上部合金膜44を形成するための熱処理を導入したことで、この下部合金膜24および上部合金膜44によってセラミックス膜40の界面の歪みを緩和して、表面モフォロジーを向上させることができるとともに、キャパシタの電気的特性の向上を図ることができる。

[0118]

なお、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上に 上部電極50までの各層を形成した後に、ポストアニールとして2気圧以上に加 圧された状態で強誘電体特性を回復するための熱処理を行うことができる。これ により、セラミックス膜40と上部電極50および下部電極20との界面状態が 改善され、強誘電体特性の回復を図ることができる。

[0119]

さらに、本実施の形態に係る強誘電体キャパシタの製造方法では、基体10上 に上部電極50までの各層を形成した後にエッチング等により強誘電体キャパシ タをパターニングし、その後ポストアニールとして2気圧以上に加圧された状態 で強誘電体特性を回復するための熱処理を行うことができる。これにより、エッ

ページ: 30/

チング工程でのプロセスダメージを回復させることができる。

[0120]

なお、これらのポストアニールは、FA(ファーネス)を用いてゆっくり加熱を行ってもよいし、ラピッド・サーマル・アニール法を用いて急速加熱を行ってもよい。

[0121]

なお、上述した各種熱処理は、複合酸化物を構成する金属材料の蒸気発生に対して不活性な気体、例えば、窒素、アルゴン、キセノンなどの雰囲気中で行うことができる。かかる雰囲気中で熱処理を行うことにより、複合酸化物を構成する金属材料の蒸気発生の抑止効果がさらに高まる。

[0122]

また、上述した各種熱処理の昇温過程及び降温過程の少なくともいずれか一方において、複数段階の加圧を行うことができる。

[0123]

以下に、本実施の形態に係る製造方法のさらに詳細な実施例を図面を参照しながら説明する。

[0124]

(実施例)

本実施例では、Pt 電極が形成された所与の基体上に、Pb(Zr_{0.35}、Ti 0.65) O_3 からなる複合酸化物をセラミックス膜として有する強誘電体キャパシタを作製して検討を行った。

[0125]

まず、0.1重量%の PbO_2 形成用ゾルゲル溶液をPt電極上にスピンコーティング(3000rpm、30秒)して、これを図16に示すように、9.9気圧に加圧された状態、かつ窒素雰囲気下で150 \mathbb{C} 、120 分間の第1 熱処理を行って、Pt 電極上に複合酸化物の金属材料であるPb \mathbb{C} 、下部電極である \mathbb{C} \mathbb{C} も電極との合金である \mathbb{C} の合金である \mathbb{C} を形成した。

[0126]

次に、化学量論的組成に調整されたPZT(Zr/Ti=35/65)のゾル

ゲル溶液をPbPt3膜上にスピンコーティング(3000rpm、30秒)して<math>400℃で5分間、ゾルゲル溶液を仮焼成する工程を3回繰り返して、<math>Pt電極上に150nmの原材料体を形成した。

[0127]

続いて、図16に示すように、9.9気圧に加圧され、かつ体積比1%の酸素を含む雰囲気中で、100 $\mathbb{C}/$ 秒の昇温速度で650 \mathbb{C} まで急速昇温するとともに、650 \mathbb{C} で 10 分間加熱する第2 熱処理を行って、原材料体を結晶化することによりペロブスカイト構造のP Z T 膜を形成した。

[0128]

その後、このPZT膜の上に、0.1重量%のPb O_2 形成用ゾルゲル溶液をスピンコーティング(3000 r p m、30秒)して、その上に上部電極としてPt電極を形成した。そして、図16に示すように、9.9気圧に加圧された状態、かつ窒素雰囲気下で150 $\mathbb C$ 、120 分間の第3 熱処理を行って、P $\mathbb Z$ T 膜と上部Pt電極との界面に複合酸化物の金属材料であるPbと、上部Pt電極の金属材料であるPbと、上部Pt電極の金属材料であるPtとの合金であるPbPt 3 膜を形成し、その後第2 熱処理と同様に、加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、強誘電体キャパシタを得た。

[0129]

また、本実施例の製造方法により得られる強誘電体キャパシタとの比較例として、従来の手法(以下、従来法2)を用いた強誘電体キャパシタを作製した。従来法2では、化学量論的組成に調整されたゾルゲル溶液にモル比で20%過剰となるようにPbを添加した原料溶液を用いた。そして、これらをPt電極上にスピンコーティング(300rpm、30秒)して400℃で5分間、原料溶液を仮焼成する工程を3回繰り返して、150nmの原材料体を形成した。次に、図4に示すように、大気圧かつ十分な酸素を含む雰囲気中でラピッド・サーマル・アニール法を用いて100℃/秒の昇温速度で650℃まで昇温し、10分間の熱処理を行ってPt電極上にPZT膜を得た。次に、このPZT膜の上に上部電極を形成し、その後加圧状態でラピッド・サーマル・アニール法を用いてポストアニールを行い、従来法2による強誘電体キャパシタを得た。

[0130]

こうして、得られた本実施例の製造方法と従来法2の製造方法とによる強誘電体キャパシタについて、2 V、6 6 H z の三角波パルスを1 0 回与えた後に、1 . 5 V、5 0 0 k H z の方形波パルスを1 0 8 回以上与えて分極反転を行い、疲労特性を調べた。

[0131]

図17(A)~図17(D)は、かかる疲労特性を示す図である。なお、図17(A)および図17(C)は、従来法2による場合を示し、図17(B)および図17(D)は、本実施例の製造方法による場合を示す。

[0132]

この図17(A)によれば、従来法2による場合は、分極反転回数が108回を超えた付近で急激に特性が低下しているのに対し、図17(B)によれば、本実施例による場合は、分極反転回数が108回を超えても、疲労による特性劣化が見られない。また、図17(C)および図17(D)に示すように、疲労試験前後のヒステリシス特性の変化を比較すると、図17(C)によれば、従来法2による強誘電体キャパシタは、疲労試験後は、ほとんどヒステリシス特性を示さないのに対し、図17(D)によれば、本実施例による強誘電体キャパシタは、疲労試験後においても、試験前と同等の角型性を有する良好なヒステリシス形状が得られている。これは、本実施例の強誘電体キャパシタでは、PZT膜の上下電極界面に合金膜が形成されており、格子不整合による歪みが緩和されているためであると考えられる。また、本実施例の製造方法では、加圧かつ低酸素の状態で、ラピッド・サーマル・アニール法を用いた急速加熱による結晶化の熱処理を行うため、結晶化過程においてPbの脱離が防止され、高配向なPZT膜が得られてPZT膜が均質であることも疲労特性の向上に寄与していると考えられる。

[0133]

以上のように、本実施の形態の製造方法では、セラミックス膜の上下界面の合金膜形成プロセスと、加圧および低酸素状態でのラピッド・サーマル・アニール法を用いた熱処理を行うセラミックス膜の結晶化プロセスとを有することによって、強誘電体キャパシタが良好なヒステリシス特性及び疲労特性を有することが

確認された。

[0134]

[第3の実施形態]

本実施の形態では、第1および第2の実施の形態で説明した製造方法のデバイスへの適用例について説明する。

[0135]

(適用例1)

図18は、上記した各実施の形態で説明した製造方法により得られるセラミックス膜を適用した半導体装置100を模式的に示す断面図である。

[0136]

半導体装置100は、ソースおよびドレイン領域120、130が設けられた 半導体基板110上にゲート絶縁膜140、ゲート電極150が形成されたMI SFET(金属-絶縁膜-半導体FET)構造を有する。

[0137]

半導体100において、ソースおよびドレイン領域120、130は、公知の 半導体製造方法を用いて形成することができる。また、ゲート電極150につい ても公知の半導体製造方法を用いて形成することができる。ゲート絶縁膜140 は、上記実施形態にて説明した強誘電体キャパシタの製造方法を用いて形成され た強誘電体セラミックス膜が用いられる。なお、ゲート絶縁膜140と半導体基 板110との良好な界面を形成するために、両者の間に常誘電体層や金属および 常誘電体からなる2重層を挿入する構成としてもよい。

[0138]

本実施の形態に係る半導体装置100は、強誘電体セラミックス膜であるゲート絶縁膜140の分極に基づくドレイン電流の変化を利用して情報を読み出すことにより半導体メモリとして機能する。この半導体装置100におけるゲート絶縁膜140は、上記実施の形態で説明した製造方法を用いて得られる強誘電体セラミックス膜から構成されるため、低電圧で飽和するヒステリシス特性を有する。従って、本実施の形態に係る半導体装置100によれば、高速または低電圧で駆動することができ、素子の消費電力を低減することができる。

[0139]

(適用例2)

図19(A)及び図19(B)は、上記実施の形態の製造方法により得られる 強誘電体キャパシタを用いた半導体装置1000を模式的に示す図である。なお 、図19(A)は、半導体装置1000の平面的形状を示すものであり、図19 (B)は、図19(A)におけるA-A´断面を示すものである。

[0140]

半導体装置1000は、図19(A)に示すように、メモリセルアレイ200と、周辺回路部300とを有する。そして、メモリセルアレイ200と周辺回路部300とは、異なる層に形成されている。また、周辺回路部300は、メモリセルアレイ200に対して半導体基板400上の異なる領域に配置されている。なお、周辺回路300の具体例としては、Yゲート、センスアンプ、入出力バッファ、Xアドレスデコーダ、Yアドレスデコーダ、又はアドレスバッファを挙げることができる。

[0141]

メモリセルアレイ200は、行選択のための下部電極210(ワード線)と、 列選択のための上部電極220(ビット線)とが交叉するように配列されている 。また、下部電極210及び上部電極220は、複数のライン状の信号電極から 成るストライプ形状を有する。なお、信号電極は、下部電極210がビット線、 上部電極220がワード線となるように形成することができる。

[0142]

そして、図19(B)に示すように、下部電極210と上部電極220との間には、強誘電体セラミックス膜215が配置されている。メモリセルアレイ200では、この下部電極210と上部電極220との交叉する領域において、強誘電体キャパシタ230として機能するメモリセルが構成されている。この強誘電体キャパシタ230は、上記実施の形態に係る製造方法を用いて形成される。従って、強誘電体セラミックス膜215と下部電極210および上部電極220との各界面には、強誘電体セラミックス膜215の材料と下部電極210または上部電極220の材料との化合物からなる合金膜が形成されている。なお、強誘電

体セラミックス膜215は、少なくとも下部電極210と上部電極220との交 叉する領域の間に配置されていればよい。

[0143]

さらに、半導体装置1000は、下部電極210、強誘電体層215、及び上部電極220を覆うように、第2の層間絶縁膜430が形成されている。さらに、配線層450、460を覆うように第2の層間絶縁膜430の上に絶縁性の保護層440が形成されている。

[0144]

周辺回路部200は、図19(A)に示すように、前記メモリセル200に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極210を選択的に制御するための第1の駆動回路310と、上部電極220を選択的に制御するための第2の駆動回路320と、その他にセンスアンプなどの信号検出回路(図示省略)とを含んで構成される。

[0145]

また、周辺回路部300は、図19(B)に示すように、半導体基板400上に形成されたMOSトランジスタ330を含む。MOSトランジスタ330は、ゲート絶縁膜332、ゲート電極334、及びソース/ドレイン領域336を有する。各MOSトランジスタ330間は、素子分離領域410によって分離されている。このMOSトランジスタ330が形成された半導体基板400上には、第1の層間絶縁膜410が形成されている。そして、周辺回路部300とメモリセルアレイ200とは、配線層51によって電気的に接続されている。

[0146]

次に、半導体装置 1000における書き込み、読出し動作の一例について述べる。

[0147]

まず、読出し動作においては、選択されたメモリセルのキャパシタに読み出し 電圧が印加される。これは、同時に'0'の書き込み動作を兼ねている。このと き、選択されたビット線を流れる電流又はビット線をハイインピーダンスにした ときの電位をセンスアンプにて読み出す。そして、非選択のメモリセルのキャパ シタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。

[0148]

書き込み動作においては、 '1' の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させる書き込み電圧が印加される。 '0' の書き込みの場合は、選択されたメモリセルのキャパシタに分極状態を反転させない書き込み電圧が印加され、読み出し動作時に書き込まれた '0' 状態を保持する。このとき、非選択のメモリセルのキャパシタには書き込み時のクロストークを防ぐために、所定の電圧が印加される。

[0149]

この半導体装置1000において、上記実施の形態の製造方法に作製される強誘電体キャパシタ230は、低電圧で飽和するヒステリシス特性を有する。従って、この半導体装置1000によれば、低電圧または高速で駆動することができ、素子の消費電力を低減させることができる。また、この強誘電体キャパシタ230は、良好な疲労特性を有するため、半導体装置1000によれば、素子の信頼性が高く、歩留まりを向上させることができる。

[0150]

以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものでなく、本発明の要旨の範囲内で各種の態様を取り得る。

【図面の簡単な説明】

- 【図1】 第1の実施形態の製造工程を示す図である。
- 【図2】 第1の実施形態の実施例1の製造工程における熱処理を示す図である。
- 【図3】 第1の実施形態の実施例1に係るセラミックス膜の顕微鏡写真である。
- 【図4】 実施例1における従来法の製造工程における熱処理を示す図である。
- 【図5】 第1の実施形態の実施例1に係るセラミックス膜のラマン散乱スペクトルを示す図である。
 - 【図6】 第1の実施形態の実施例1に係る強誘電体キャパシタのヒステリ

ページ: 37/E

シス特性を示す図である。

- 【図7】 第1の実施形態の実施例1に係る強誘電体キャパシタのヒステリーシス特性を示す図である。
- 【図8】 第1の実施形態の実施例2に係るセラミックス膜の顕微鏡写真である。
- 【図9】 第1の実施形態の実施例2に係るセラミックス膜の顕微鏡写真である。
- 【図10】 第1の実施形態の実施例2に係る強誘電体キャパシタのヒステリシス特性を示す図である。
- 【図11】 第1の実施形態の実施例2に係る強誘電体キャパシタの温度特性を示す図である。
- 【図12】 第1の実施形態の実施例2に係る強誘電体キャパシタの温度特性を示す図である。
- 【図13】 第1の実施形態の実施例3に係る強誘電体キャパシタのヒステリシス特性を示す図である。
- 【図14】 第1の実施形態の実施例4に係る強誘電体キャパシタのヒステリシス特性を示す図である。
 - 【図15】 第2の実施形態の製造工程を示す図である。
- 【図16】 第2の実施形態の実施例の製造工程における熱処理を示す図である。
- 【図17】 第2の実施形態の実施例に係る強誘電体キャパシタの疲労特性を示す図である。
 - 【図18】 第3の実施形態の適用例1に係る半導体装置を示す図である。
 - 【図19】 第3の実施形態の適用例2に係る半導体装置を示す図である。


【符号の説明】


10 基体、20 下部電極、24 下部合金膜、30 原材料体、40 セラミックス膜、50 上部電極

【書類名】 図面


【図1】













時間

【図2】




【図3】




平均粒径:50mn


[図4]




【図5】




【図6】



【図7】





【図8】

MOD

(A)


S4700 10.0kV 9.3mm x50.0k SE(U) 2002/04/12 1.00um

Solgel+MOD


(B)

S4700 10.0kV 13 0mm x50.0k SE(U) 2002/04/11 1.00um


(C)




【図9】




【図10】




【図11】




【図12】





【図13】






【図14】








【図15】

















【図16】




【図17】



【図18】



【図19】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 良好な特性を有するセラミックス膜の製造方法、およびこの製造方法 により得られるセラミックス膜を提供する。セラミックス膜と電極との間の界面 を改善し、疲労特性を向上させることができる強誘電体キャパシタの製造方法、およびこの製造方法により得られる強誘電体キャパシタを提供する。このセラミックス膜または強誘電体キャパシタが適用された半導体装置を提供する。

【解決手段】 基体10上に下部電極20を形成し、複合酸化物を含む原材料体30を、2気圧以上に加圧され、かつ体積比10%以下の酸素を含む雰囲気中および100℃/分以下の昇温速度の条件で熱処理することにより、下部電極20の上に複合酸化物を構成する第1金属と該下部電極20を構成する第2金属との化合物からなる下部合金膜24を形成するとともに、下部合金膜24の上に原材料体30が結晶化されたセラミックス膜40を形成し、セラミックス膜40の上に上部電極50を形成することを含む。

【選択図】 図1

特願2002-371522

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

1990年 8月20日 新規登録

住所

東京都新宿区西新宿2丁目4番1号

氏 名 セイニ

セイコーエプソン株式会社